TU MEJOR MAESTRO

Logo TTM

Diseño y configuración de Entidades


Declaración de Entidades

Genericos

Puertos

Parte declarativa de la Entidad

Parte de Enunciados de la Entidad

Cuerpo de la Arquitectura

Parte declarativa de la Arquitectura

Declaraciones de configuración

Configuracion de bloque

Configuración de componentes


Subprogramas y Paquetes


Declaración de Subprogramas

Parametros formales

Constantes y Variables

Señales

Cuerpo de Subprogramas

Sobrecarga de Subprogramas

Funciones

Declaración de çpaquetes

Cuerpo del paquete


Expresiones


Operadores Lógicos

Operadores relacionales

Operadores de corrimiento

Operadores de suma

Operadores de signo

Operadores de multiplicación

Arreglos

Llamada a funciones

Conversion de tipos


Sentencias Secuenciales


Sentencia WAIT

Sentencia de asignación de señal

Sentencia de asignación de variables

Sentencia IF

Sentencia CASE

Sentencia LOOP

Sentencia NEXT

Sentencia EXIT

Sentencia RETURN


Setencias Concurrentes


Sentencia BLOCK

Sentencia PROCESS

Asignación concurrente de señales

Asignación condicional de señales

Asignacion de señales señales seleccionadas

Instanciación de componentes


INTRODUCCIÓN

¿Qué es un FPGA?

¿Cómo funciona?

¿Qué es un HDL?

Referencia VHDL

Referencia Verilog

CIRCUITOS DIGITALES

Combinatorios

Secuenciales

Aritmética digital

PROTOCOLOS

Serial

SPI

I2C

Ethernet

PRÁCTICAS

BÁSICOS

LEDs

PWM

Motor CD

Motor PAP

INTERMEDIOS

Matriz de LEDs

Sensor ultrasónico

Display LCD

Display TFT

Display OLED

AVANZADOS

Interfaz VGA

Interfaz HDMI

Interfaz PS2

Interfaz SD