¿Qué es un HDL?

¿Para qué sirve un HDL?

Un lenguaje de descripción de hardware es un lenguaje de programación que se utiliza para definir la estructura, diseño y operación de circuitos electrónicos digitales. Los lenguajes de descripción de hardware hacen posible una descripción formal de un circuito digital posibilitando su análisis y su simulación.

Los HDL pueden ser usados para describir especificaciones de hardware, es decir, un programa escrito en un HDL hace posible que el diseñador de hardware pueda modelar y simular un componente electrónico antes de que este sea construido físicamente. Es esta caracteristica lo que hace que a veces los HDL se vean como lenguajes de programación convencionales, cuando en realidad se deberían clasificar más precisamente como lenguajes de modelado.

Desde el punto de vista práctico una gran ventaja de los HDLs está en que es posible inferir el conjunto de operaciones lógicas y el circuito equivalente necesarios para realizar la función del programa. Esto permite saltar desde el ámbito de la simulación de software al de la implementación real del hardware sobre circuitos lógicos tales como los ASIC o las FPGA.

Proceso de Diseño

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce eget auctor tortor. Nam eu leo ut odio lobortis aliquet. Aenean sagittis elit risus, sit amet egestas enim bibendum sed. Duis malesuada ultricies auctor. Donec a congue metus. Vivamus hendrerit lectus dolor, at semper quam pretium sit amet. Nulla interdum tempor ultricies. Vestibulum leo mauris, fermentum sit amet suscipit non, finibus nec velit.

In pellentesque semper lacus aliquam ullamcorper. In nec nulla est. Proin dignissim et elit sit amet aliquet. Mauris id mi dolor. Praesent in auctor magna. Aliquam ornare sapien nec posuere molestie. Curabitur pharetra lectus vel nisl semper convallis.

Integer purus augue, pharetra eu ante a, aliquet dictum orci. Aliquam nibh magna, pharetra ultrices leo a, fermentum rutrum elit. Nunc quis sodales nisi. Proin auctor nisi sed dui posuere, vel blandit elit dignissim. Curabitur eget ipsum a massa egestas consectetur eget a massa. Morbi eget dapibus risus, feugiat mattis ipsum. Maecenas placerat, ex in euismod sodales, augue ante bibendum libero, eu vestibulum enim ligula id ante.

Suspendisse varius pulvinar lorem, maximus accumsan tellus ornare vel. Praesent luctus, urna eu mattis dignissim, nulla enim eleifend enim, ac placerat sapien lorem quis est. In hac habitasse platea dictumst. Duis vitae iaculis mauris.

Verilog vs VHDL

Uno de los más grandes debates entre los ingenieros dedicados al diseño digital ha sido decidir ¿Qué lenguaje es mejor Verilog o VHDL? Durante algunos años se dividio su uso de acuerdo a la hubicación geográfica, en Norteamerica la mayoria usaba Verilog y en Europa VHDL, aunque esto no se cumplia al 100%. En muchos casos la comunidad académica de Europa se inclinaba por el uso VHDL debido a su fácil aplicabilidad al diseño de sistemas digitales en niveles y a la percepción de que Verilog era realmente un lenguaje de más bajo nivel.

Con la aparición de SystemVerilog y con la proliferación de herramientas de diseño estos argumentos fueron desapareciendo y la mayoria de los ingenieros se dieron cuenta de que podian usar bloques IP (Intelectual Property) de cualquier lenguaje en la mayoria de las herramientas de diseño disponibles. A menudo el uso de alguno de estos HDL no es una elección y puede depender de algunos de estos 3 factores:

1.- La experiencia del diseñador con algún lenguaje en especial.
2.- Las herramientas de software disponibles.
3.- Desiciones corporativas.

Actualmente Verilog HDL, soporta el diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta en diferentes niveles de abstracción. Verilog es un lenguaje con una sintaxis similar a la del lenguaje C, algunas diferencias entre ambos lenguajes son que Verilog usa Begin/End en lugar de llaves para definir un bloque de código y la definición de constantes en Verilog requiere que se especifique su longitud de bits con su base. Verilog no tiene estructuras, apuntadores o funciones recursivas.

Por otro lado VHDL es un lenguaje definido por el IEEE (Institute of Electrical and Electronics Engineers), es el acrónimo que representa la combinación de VHSIC y HDL, donde VHSIC es a su vez el acrónimo de Very High Speed Integrated Circuit. Originalmente, el lenguaje VHDL fue desarrollado por el departamento de defensa de los Estados Unidos a inicios de los años 80's basado en ADA, con el fin de realizar simulación de circuitos digitales, posteriormente se desarrollaron las herramientas de síntesis e implementación en hardware a partir de los archivos .vhd.